مستقبل الحوسبة: تقرير imec يضع خارطة الطريق لهيكلية الترانزستور CFET

يمثل تقرير معهد imec الأخير حول تطوير هيكلية الترانزستور متمم الحقل ذو التأثير الميداني (CFET) نقطة تحول جوهرية في مسار قانون مور وتطور أشباه الموصلات. مع اقتراب تقنيات FinFET وGAA (Gate-All-Around) من حدودها الفيزيائية، تبرز بنية CFET كحل مبتكر لزيادة كثافة الترانزستورات بشكل غير مسبوق من خلال تكديس ترانزستورات nFET وpFET فوق بعضها البعض. هذا التوجه لا يعد مجرد تحسين في الأداء، بل هو قفزة هندسية تتطلب إعادة تصميم جذرية لوحدات التكامل القياسية وخلايا المنطق. من منظور تأثير الصناعة، تفرض هذه التقنية ضغوطاً هائلة على شركات تصنيع الرقائق (Foundries) مثل TSMC وSamsung وIntel، حيث تتطلب عمليات تصنيع CFET دقة متناهية في الترسيم الضوئي بالأشعة فوق البنفسجية القصوى (EUV) وتقنيات حفر متطورة للتعامل مع هياكل ثلاثية الأبعاد معقدة للغاية. إن الانتقال نحو CFET يعني تقليل مساحة الخلايا القياسية بنسبة قد تصل إلى 50%، مما يتيح للمصممين دمج المزيد من الوظائف المنطقية في نفس مساحة السيليكون، وهو أمر حيوي لتطبيقات الذكاء الاصطناعي ومعالجات الحوسبة عالية الأداء (HPC). أما بالنسبة لسلسلة التوريد، فإن تبني CFET سيؤدي إلى زيادة الطلب على مواد جديدة، خاصة في عمليات الترسيب الذري (ALD) والتصوير الطبقي النانوي، مما يعزز دور موردي معدات تصنيع أشباه الموصلات مثل ASML وApplied Materials وLam Research. سيتعين على هؤلاء الموردين تطوير أدوات قادرة على معالجة تحديات الانحياز والاتصال البيني (Interconnects) التي تصبح أكثر تعقيداً مع كثافة التكديس الرأسي. في المستقبل، ستكون الشركات التي تتقن تكامل CFET هي القائد الفعلي للسوق في عصر ما بعد عام 2027. التحدي لا يقتصر على التصميم فحسب، بل يمتد إلى إدارة الطاقة والحرارة الناتجة عن هذه الكثافة العالية. ومع ذلك، فإن تقرير imec يؤكد أن الطريق ممهد تقنياً لتبني هذه البنية، مما يضمن استمرار وتيرة الابتكار في أداء المعالجات وتقليل استهلاك الطاقة لكل عملية حسابية، وهو المحرك الأساسي للاقتصاد الرقمي العالمي في العقد القادم.