CHIPSMORE-Architektur: Ein Paradigmenwechsel für die LLM-Inferenz durch heterogene Chiplets

Die jüngste Veröffentlichung des National University of Singapore (NUS) Teams zur CHIPSMORE-Architektur markiert einen bedeutenden technologischen Wendepunkt in der Halbleiterindustrie. Während sich aktuelle KI-Beschleuniger oft auf massive monolithische GPUs oder HBM-zentrierte Designs verlassen, schlägt das NUS-Konzept einen Weg ein, der Compute-in-Memory (CIM) mit einer innovativen Compute-in-Interconnect (CII)-Logik kombiniert. Dieser Ansatz adressiert den kritischen Flaschenhals heutiger KI-Inferenzsysteme: den sogenannten Memory Wall, der besonders bei Multi-Request-Workloads, wie sie in modernen LLM-Umgebungen vorkommen, zur Systembremse wird. Industrielle Auswirkungen: Die CHIPSMORE-Architektur ermöglicht eine effizientere Verarbeitung von Basismodellen und deren LoRA-Adaptionen (Low-Rank Adaptation) auf derselben Chiplet-Plattform. Dies ist von entscheidender Bedeutung für Unternehmen, die ihre KI-Modelle spezialisieren wollen, ohne für jede Variation neue Hardware-Ressourcen zu binden. Durch die Integration von Rechenleistung direkt in das Verbindungsnetzwerk (Interconnect) zwischen den Speicher-Chiplets wird die Latenz drastisch gesenkt und der Durchsatz für parallele Anfragen signifikant gesteigert. Für Rechenzentrumsbetreiber bedeutet dies eine höhere Auslastung und eine Senkung der Kosten pro Inferenz-Abfrage. Implikationen für die Lieferkette: Die Verschiebung hin zu heterogenen Chiplet-Designs erfordert eine grundlegende Neuausrichtung der Lieferketten. Anstatt sich auf riesige, monolithische Fertigungsprozesse zu verlassen, wird die Abhängigkeit von fortschrittlichen Packaging-Technologien wie 2.5D- oder 3D-Stacking (CoWoS oder ähnliche) zunehmen. Dies eröffnet neue Chancen für spezialisierte OSAT-Anbieter (Outsourced Semiconductor Assembly and Test) und zwingt Fabless-Designer, ihre IP-Strategien an die Anforderungen der Chiplet-Interoperabilität anzupassen. Zudem könnten Speicherhersteller verstärkt dazu übergehen, neben reinen Speicherchips auch Logik-Funktionen in ihre Interposer-Designs zu integrieren. Zukunftsausblick: Wir stehen vor einer Ära, in der Speicher nicht mehr nur Daten bereitstellt, sondern aktiv am Rechenprozess teilnimmt. Sollte sich dieser Ansatz in der Industrie etablieren, könnten wir eine Fragmentierung des Marktes sehen: weg von universellen, energieintensiven GPUs hin zu spezialisierten, modulierbaren Chiplet-Systemen, die dynamisch an die Anforderungen komplexer LLM-Workloads angepasst werden können. Langfristig wird dies die Energieeffizienz von KI-Systemen revolutionieren und die Skalierbarkeit für Edge- und Cloud-Anwendungen gleichermaßen verbessern.