A 3D-IC korszak hajnala: A lapka-interfész optimalizálás mint a következő félvezető-forradalom motorja

A félvezetőipar jelenleg a Moore-törvény korlátainak áttörésére törekszik, ahol a monolitikus lapkatervezés helyét a 3D-IC (háromdimenziós integrált áramkörök) és a chiplet-architektúrák veszik át. A legfrissebb iparági elemzések alapján nyilvánvaló, hogy a jövőbeni teljesítmény, teljesítményfelvétel, terület és költség (PPAC) célkitűzések elérése már nem kizárólag a litográfiai méretcsökkentésen múlik. A hangsúly az interfész-tervezésen, a routing optimalizálásán és a prediktív analitikán alapuló sign-off folyamatokon van. Az iparági hatás elemzésekor látható, hogy a chiplet-alapú rendszerek bevezetése alapjaiban változtatja meg a tervezési ökoszisztémát. A különböző technológiai csomópontokon (process node) gyártott lapkák integrálása 3D-s stackekben olyan komplexitást hoz, amelyben a hagyományos szimulációs eszközök már nem elégségesek. A termikus menedzsment, a jelintegritás és a mechanikai feszültség elemzése a tervezés korai szakaszában – az úgynevezett 'shift-left' megközelítés keretében – kulcsfontosságúvá vált. Azok a vállalatok, amelyek nem integrálják a fejlett, prediktív sign-off eszközöket a munkafolyamataikba, jelentős versenyhátrányba kerülnek, mivel a hibaarányok az 3D-IC csomagolás során drasztikusan megnőhetnek. Az ellátási lánc szempontjából a 3D-IC forradalma egyfajta vertikális integrációra kényszeríti a szereplőket. Az OSAT (Outsourced Semiconductor Assembly and Test) szolgáltatók és az öntödei (foundry) partnerek közötti együttműködés szorosabbá válik, mint valaha. A chiplet-interfész szabványok, mint például az UCIe (Universal Chiplet Interconnect Express), elterjedése elengedhetetlen a piaci fragmentáció elkerülése érdekében. A jövőbeli kilátások azt mutatják, hogy a heterogén integráció az adatközponti processzoroktól az autonóm járművek vezérlőegységeiig minden szektorban standarddá válik. A sikeres piacra lépés azonban nemcsak a gyártási technológián, hanem a szoftveres sign-off metodológia precizitásán múlik. A jövő a 'design-for-manufacturing' és a 'design-for-test' szemléletmódok tökéletes szintézisében rejlik, ahol a 3D-s topológia tervezése során a fizikai valóság már a szimulációs fázisban validálásra kerül, ezzel garantálva a várt PPAC-előnyök realizálását.