무어의 법칙을 재정의하다: 5nm 이하 채널 MoS2 트랜지스터의 등장이 몰고 올 반도체 산업의 지각변동

최근 카네기멜론 대학교(CMU), 플로리다 대학교(UF), MIT, 텍사스 A&M 대학교 공동 연구진이 발표한 '5nm 이하 채널 길이를 가진 웨이퍼 규모의 단층 MoS2(이황화몰리브덴) 트랜지스터' 연구 성과는 실리콘(Si) 기반 반도체의 물리적 한계를 돌파할 수 있는 획기적인 전환점이 될 것으로 평가됩니다. 이번 연구의 핵심은 기존 실리콘 트랜지스터가 5nm 이하 영역에서 겪는 단채널 효과(Short-Channel Effect)와 누설 전류 문제를 2차원 물질인 MoS2를 통해 해결했다는 점입니다. 88mV/dec라는 서브스레숄드 스윙(Subthreshold Swing) 성능은 기존 실리콘의 한계를 상회하며, 고성능 저전력 반도체 구현의 가능성을 입증했습니다. 산업적 측면에서 이번 성과는 향후 2nm 이하 공정으로 진입하려는 파운드리 업계에 중요한 이정표가 될 것입니다. 현재 삼성전자와 TSMC를 필두로 한 글로벌 파운드리 기업들은 GAA(Gate-All-Around) 구조를 도입하며 미세 공정 경쟁을 이어가고 있으나, 실리콘 기반 채널 소재의 물리적 한계는 임계점에 도달해 있습니다. MoS2와 같은 2차원 전이금속 디칼코게나이드(TMD) 소재는 원자 단위의 얇은 두께로 인해 뛰어난 정전기적 제어력을 제공하며, 이는 차세대 고집적 반도체 소자의 표준이 될 잠재력이 큽니다. 공급망 측면에서는 대대적인 변화가 예상됩니다. MoS2 기반 소자로의 전환은 기존 실리콘 웨이퍼 공정 인프라와 호환성을 맞추기 위한 막대한 R&D 투자를 수반할 것이며, 이는 전구체(Precursor) 공급망과 증착 장비 시장의 변화를 촉발할 것입니다. 특히 대면적 웨이퍼 규모의 증착 기술이 확보되었다는 점은 연구실 수준을 넘어 상업적 양산 가능성을 타진할 수 있다는 점에서 큰 의미가 있습니다. 향후 전망은 매우 고무적입니다. MoS2 트랜지스터는 모바일 프로세서의 전력 효율을 극적으로 개선하고, AI 연산 및 고성능 컴퓨팅(HPC) 분야에서 요구하는 데이터 처리량과 에너지 효율을 동시에 달성할 것으로 기대됩니다. 다만, 소재의 균일성 확보와 웨이퍼 레벨에서의 수율 최적화, 그리고 기존 CMOS 공정과의 후공정 통합 문제는 상용화를 위해 해결해야 할 과제로 남아 있습니다. 결론적으로 이번 연구는 무어의 법칙이 멈추지 않고 2차원 반도체라는 새로운 지평으로 이동하고 있음을 강력하게 시사합니다.