2D 소재 트랜지스터의 판도를 바꾸다: 산소 도핑 WSe2를 통한 차세대 CMOS 구현 가속화

최근 화중과기대(HUST), 홍콩폴리텍대(PolyU), UC 산타바바라(UCSB), 싱가포르국립대(NUS) 공동 연구진이 발표한 '산소 도핑된 WSe2 단층 기반 탄도형 p형 트랜지스터' 연구는 차세대 반도체 공정의 핵심 난제인 접촉 저항(Contact Resistance) 문제 해결에 획기적인 이정표를 제시했습니다. 기존 실리콘 기반 트랜지스터가 물리적 미세화 한계에 직면한 상황에서, 원자 두께 수준의 2차원(2D) 소재는 차세대 CMOS(상보형 금속 산화물 반도체) 구현의 유력한 후보로 주목받아 왔습니다. 그러나 금속과 반도체 간의 높은 접촉 저항은 2D 트랜지스터의 성능을 제한하는 가장 큰 걸림돌이었습니다. 이번 연구는 산소 도핑 기술을 통해 p형 전하 운반체 농도를 정밀하게 제어함으로써 접촉 저항을 획기적으로 낮추고 고전류 밀도를 달성하는 데 성공했습니다. 이는 2D 소재가 단순히 실험실 수준의 개념 증명을 넘어, 실제 고성능 로직 소자로 응용될 수 있는 임계점을 넘었음을 시사합니다. 산업적 측면에서 이번 돌파구는 반도체 후공정 및 소재 산업에 상당한 파급력을 미칠 전망입니다. 특히 파운드리 업계가 GAA(Gate-All-Around) 이후의 미래 로드맵을 고민하는 시점에서, 전이금속 디칼코게나이드(TMD) 기반 소자의 실현 가능성은 향후 공정 노드 미세화의 새로운 경로를 제공할 것입니다. 공급망 관점에서는 기존의 실리콘 위주 생태계가 다양한 2D 소재 및 관련 도핑 공정 장비 시장으로 다변화될 가능성이 큽니다. 다만, 대면적 합성 기술과 CMOS 호환성을 갖춘 대량 생산 공정의 안정성 확보는 여전히 해결해야 할 과제로 남아 있습니다. 향후 전망을 종합해 볼 때, 이번 기술은 2D 트랜지스터의 상용화 시점을 앞당기는 중요한 기폭제가 될 것이며, 글로벌 반도체 기업들은 차세대 소자 경쟁력을 확보하기 위해 소재 분야의 R&D 투자를 더욱 강화할 것으로 예상됩니다. 기술적 완성도가 높아짐에 따라 탄도형 수송(ballistic transport) 특성을 활용한 저전력, 고속 연산 장치 개발은 미래 모바일 및 AI 프로세서 시장의 표준을 바꿀 핵심 기술로 자리매김할 것입니다.