DRAM 내 연산(PUM)의 패러다임 변화: RAPID 아키텍처가 가져올 메모리 중심 컴퓨팅의 미래

최근 시러큐스 대학교, 프리드리히 알렉산더 대학교(FAU), 드레스덴 공과대학교 연구진이 발표한 ‘RAPID(Row-Parallel Arithmetic Processing in DRAM)’ 아키텍처는 메모리 병목 현상을 해결하려는 차세대 반도체 설계 분야의 중요한 이정표가 될 전망입니다. 기존의 메모리 내 연산(Processing-in-Memory, PIM/PUM) 기술은 전하 공유 메커니즘의 한계로 인해 데이터를 열(column) 단위로 재구성해야 하는 비효율성을 안고 있었습니다. 이는 데이터 이동 오버헤드를 발생시켜 시스템의 전체적인 처리량을 저하시키는 핵심 요인이었습니다. 그러나 RAPID는 행(row) 단위의 병렬 연산을 지원함으로써 이러한 구조적 한계를 돌파했습니다. 이번 연구의 산업적 영향력은 막대합니다. 데이터 센터와 AI 학습 가속기 분야에서는 프로세서와 메모리 간의 이동 비용을 줄이는 것이 성능 극대화의 관건인데, RAPID는 데이터 재구성 오버헤드를 획기적으로 줄여 연산 효율성을 극대화합니다. 이는 메모리 대역폭 문제로 고전하던 고성능 컴퓨팅(HPC) 시스템에 새로운 활력을 불어넣을 것으로 보입니다. 공급망 측면에서 볼 때, 향후 DRAM 제조사들은 단순 저장용 메모리를 넘어, 이러한 고성능 연산 로직을 결합한 ‘지능형 메모리’ 비중을 높여야 할 압박을 받게 될 것입니다. 이는 반도체 설계 자산(IP) 시장에서의 경쟁을 가속화하고, 파운드리 공정의 미세화와 함께 메모리 패키징 기술의 고도화를 요구할 것입니다. 향후 전망 또한 밝습니다. RAPID 아키텍처가 실제 상용 DRAM 공정에 적용된다면, 데이터 이동에 따른 에너지 소모가 획기적으로 줄어들어 AI 추론 및 빅데이터 분석의 전력 효율이 비약적으로 향상될 것입니다. 다만, 상용화를 위해서는 DRAM 내부에 추가되는 연산 회로가 차지하는 면적 오버헤드를 얼마나 효과적으로 최적화하느냐가 관건이 될 것입니다. 결론적으로, 이번 RAPID 연구는 데이터 중심 컴퓨팅으로의 전환을 가속화하며, 글로벌 메모리 반도체 시장의 판도를 재편할 중요한 기술적 전환점이 될 것입니다.