CHIPSMORE: Przełom w architekturze chipletów dla systemów AI nowej generacji

Opublikowana przez naukowców z National University of Singapore (NUS) koncepcja CHIPSMORE (Compute-in-Interconnect and -Memory Chiplets) stanowi znaczący krok naprzód w ewolucji akceleratorów dedykowanych wnioskowaniu (inference) dla dużych modeli językowych (LLM). W obliczu narastających ograniczeń związanych z „wąskim gardłem von Neumanna” oraz rosnącym zapotrzebowaniem na obsługę wielu zapytań w czasie rzeczywistym, propozycja NUS adresuje kluczowe wyzwania wydajnościowe poprzez integrację obliczeń bezpośrednio w strukturach połączeń międzysystemowych (interconnects) oraz wewnątrz pamięci (Compute-in-Memory - CIM). Analiza techniczna sugeruje, że odejście od monolitycznych procesorów AI na rzecz heterogenicznych architektur chipletowych wspierających zarówno tryb bazowy, jak i niskorzędową adaptację (LoRA), jest strategicznie uzasadnione. Dzięki zastosowaniu mechanizmów CIM, CHIPSMORE eliminuje konieczność ciągłego transferu danych między pamięcią a jednostką obliczeniową, co drastycznie redukuje opóźnienia i zużycie energii. W kontekście rynkowym, rozwiązanie to wpisuje się w trend „edge AI”, gdzie efektywność energetyczna i przepustowość danych decydują o przewadze konkurencyjnej w centrach danych. Implikacje dla łańcucha dostaw są dalekosiężne. Przejście na architekturę chipletową wymusza na dostawcach usług pakowania (OSAT) wdrożenie zaawansowanych technologii 2.5D i 3D, takich jak CoWoS czy integracja hybrydowa. Firmy takie jak TSMC, Samsung Foundry czy Intel mogą zyskać nowe kontrakty na produkcję wyspecjalizowanych matryc pamięciowych, które integrują funkcje logiczne. Jednocześnie producenci pamięci, jak SK Hynix czy Micron, staną przed wyzwaniem przesunięcia swojego portfolio w stronę produktów „pamięci obliczeniowej”. Perspektywy na przyszłość są optymistyczne, choć proces komercjalizacji może potrwać kilka lat. Implementacja CHIPSMORE pozwoli na bardziej elastyczne skalowanie systemów AI – od niewielkich urządzeń brzegowych po potężne klastry serwerowe obsługujące zaawansowane modele adaptacyjne. W długim terminie, architektury typu „Compute-in-Interconnect” mogą stać się standardem w projektowaniu procesorów, skutecznie redukując barierę kosztową oraz energetyczną dla powszechnego wdrażania zaawansowanej sztucznej inteligencji.