Прорыв в архитектуре памяти: M3D 6T SRAM на 2-нм техпроцессе как ключ к будущему масштабирования

Совместная исследовательская работа Технологического института Джорджии и компании Synopsys знаменует собой важный этап в эволюции полупроводниковой индустрии. Представленная концепция монолитной 3D-архитектуры (M3D) для 6T SRAM ячеек на 2-нм узле решает одну из самых острых проблем современного проектирования чипов: масштабирование кэш-памяти, которое критически отстает от темпов миниатюризации логических блоков. Использование транзисторов на основе оксида индия-галлия (IGO) в качестве проходных затворов (pass-gates), размещаемых в слоях BEOL (Back-End-of-Line), является смелым отходом от традиционных монолитных кремниевых конструкций. Данное технологическое решение оказывает значительное влияние на индустрию. Традиционные SRAM-ячейки занимают все большую площадь на кристалле, что делает переход на техпроцессы 2 нм и ниже экономически нецелесообразным из-за роста стоимости за квадратный миллиметр. Интеграция IGO-транзисторов позволяет перенести часть функционала ячейки SRAM в слои металлизации, тем самым освобождая площадь активного кремния для логики. С точки зрения цепочки поставок, это создает новые требования к литографическому оборудованию и материаловедению. Внедрение IGO требует адаптации процессов осаждения тонких пленок, что может потребовать корректировок в стратегии таких гигантов, как ASML, Applied Materials и Lam Research. Кроме того, переход на buried power rails (погребенные шины питания) в сочетании с нанолистовыми структурами указывает на то, что производители логики, такие как TSMC, Samsung и Intel, будут вынуждены ускорить освоение гетерогенной 3D-интеграции. В будущем перспектива использования BEOL-транзисторов может стать стандартом для высокопроизводительных вычислительных систем и ускорителей ИИ, где плотность размещения данных определяет общую энергоэффективность. Однако, несмотря на очевидные преимущества в плотности и задержках, предстоит решить критические вопросы надежности материалов IGO и совместимости температурных бюджетов BEOL-процессов с базовой CMOS-структурой. Мы прогнозируем, что данная технология может быть коммерциализирована в рамках 1.4-нм или 1-нм циклов производства, когда ограничения классической планарной SRAM станут непреодолимым барьером. Данное исследование — это четкий сигнал рынку: будущее полупроводников лежит не только в уменьшении размеров, но и в умном использовании вертикального пространства через монолитную 3D-интеграцию.