Вертикальная архитектура DRAM: новая парадигма охлаждения в эпоху ИИ-ускорителей

Последние исследования, представленные научным центром imec, знаменуют собой фундаментальный сдвиг в проектировании систем памяти для высокопроизводительных вычислений (HPC). Работа «Beyond HBM-on-GPU» предлагает архитектурный отход от традиционных 2.5D-сборок HBM и прямого штабелирования памяти на GPU в пользу вертикально интегрированной волюметрической DRAM с использованием интегрированных охлаждающих полостей. Данный подход напрямую решает проблему «тепловой стены», с которой сталкиваются современные ИИ-чипы, где плотность размещения компонентов ограничивает возможности дальнейшего масштабирования памяти. С точки зрения индустриального влияния, внедрение вертикально стекируемой DRAM позволит преодолеть ограничения пропускной способности, не жертвуя при этом тепловым бюджетом кристалла. Традиционные решения HBM, хотя и эффективны, сталкиваются с трудностями при отводе тепла, когда память располагается в непосредственной близости к источнику нагрева — графическому процессору. Использование охлаждающих полостей внутри 3D-структуры памяти переводит задачу управления температурным режимом с уровня упаковки на уровень архитектурного дизайна, что радикально расширяет границы Thermal Design Power (TDP) для будущих систем. Цепочка поставок претерпит значительные изменения. Если текущий рынок HBM требует тесной интеграции между производителями памяти (SK Hynix, Samsung, Micron) и контрактными производителями (TSMC), то новый стандарт потребует участия компаний, специализирующихся на передовых технологиях корпусирования (advanced packaging) и микрофлюидике. Переход к 3D-структурам потребует внедрения новых материалов термоинтерфейсов и методов межслойных соединений (TSV-технологии), что создаст новые ниши для поставщиков оборудования для литографии и сборочного производства. Взгляд в будущее позволяет предположить, что в течение следующих 3–5 лет ведущие игроки индустрии перейдут от экспериментальных прототипов imec к серийному внедрению 3D-памяти в серверные GPU и ускорители нейросетей нового поколения. Это позволит компаниям достичь объемов памяти, измеряемых терабайтами на одном чипе, что критически важно для обучения больших языковых моделей (LLM). Таким образом, вертикализация DRAM станет ключевым драйвером производительности в эпоху пост-муровского масштабирования полупроводников.