打破内存墙瓶颈：新加坡国立大学CIMERA架构如何重塑大模型推理未来

近期，新加坡国立大学的研究团队在半导体学术界发布了名为“CIMERA”的突破性架构，旨在通过集成“互联内计算”（Compute-in-Interconnect）与内存计算（Compute-in-Memory）来攻克大模型推理中的“内存墙”难题。作为一名半导体行业分析师，我认为该研究代表了AI计算范式的又一次深层演进。 长期以来，以大语言模型（LLM）为代表的生成式AI，其推理效率严重受限于冯·诺依曼架构下的数据搬运开销。内存墙问题不仅导致了巨大的延迟，还因频繁的数据传输产生了极高的功耗。CIMERA架构的精妙之处在于它不仅在内存中进行计算，还巧妙地利用了芯片内部的互联网络作为计算节点，这种重构方案允许动态调整计算精度，从而在维持推理质量的同时，大幅提升了数据吞吐效率。 从行业影响来看，CIMERA的出现为专用集成电路（ASIC）设计提供了新的思路。当前的AI芯片市场主要依赖于高带宽内存（HBM），这直接导致了昂贵的供应链成本。如果CIMERA架构能实现商业化落地，通过在互联层实现部分计算，未来将减少对高带宽、高功耗外部存储器的依赖，这对降低端侧和边缘侧AI部署门槛具有战略意义。 在供应链层面，该技术可能引起存储芯片厂商与计算芯片厂商的战略重构。传统的计算与存储分离模式正在向异构集成趋势倾斜。若CIMERA能够通过先进封装技术实现量产，芯片设计公司将能显著降低对昂贵存储器的依赖，从而改变当前的AI芯片成本结构。同时，它也对 EDA 工具链提出了更高要求，即如何在高并发的互联网络中实现灵活的计算调度与精度控制。 展望未来，CIMERA不仅是一个学术研究成果，它更指引了下一代AI处理器从“以存储为中心”向“计算与互联高度协同”的跨越。预计在未来几年，随着先进制程的物理极限逼近，这种以架构创新换取算力效率的路径，将成为各家头部芯片设计厂商争夺技术高地的新阵地。对于国内半导体产业链而言，关注此类底层架构创新，将是实现算力架构突围的关键。