攻克接触电阻瓶颈：二维材料WSe2助力晶体管迈向先进CMOS制程

近日，由华中科技大学、香港理工大学、加州大学圣塔芭芭拉分校以及新加坡国立大学组成的联合科研团队，在高性能p型单层二维晶体管领域取得重大进展。该团队通过氧掺杂WSe2单层材料，成功实现了极低的接触电阻与高电流密度。这一研究成果在半导体学术界与工业界引起广泛关注，被视为推动二维材料向先进CMOS工艺集成的关键里程碑。 从行业影响来看，随着硅基晶体管在物理尺寸缩减上逐渐逼近量子极限，寻找下一代沟道材料已成为半导体工业的当务之急。单层过渡金属硫族化合物（TMDs）因其极薄的原子厚度及优异的静电控制能力，被认为具备替代硅基底的巨大潜能。然而，长久以来，“接触电阻（Contact Resistance）”始终是制约二维材料晶体管走向应用的核心痛点。该研究通过创新的氧掺杂工艺，有效降低了金属与二维半导体之间的肖特基势垒，极大地提升了电荷注入效率，为实现高性能p型逻辑器件提供了工程可行性方案。 在供应链与制造层面，该技术若能通过验证并实现工业化量产，将对现有的半导体制造设备与工艺流产生深远影响。当前，半导体制造正处于从FinFET向GAA（环栅）结构转型的关键期，基于二维材料的垂直堆叠（CFET）架构被视为未来更先进的演进路径。若该低接触电阻技术能与现有的CMOS制程兼容，将极大地降低新一代高密度逻辑芯片的功耗，提升能效比，这对高性能计算（HPC）及移动端处理器领域意义重大。供应链企业需重点关注相关的化学气相沉积（CVD）设备商以及先进封装领域对二维材料转移技术的配套研发进度。 展望未来，虽然二维材料在实验室环境下已展现出优于硅的性能，但在大面积均匀生长、晶圆级转移工艺以及长期可靠性评估等方面仍面临严峻挑战。科研团队的这一突破不仅证明了通过材料改性可以解决界面难题，也为后续的大规模集成电路设计提供了信心。未来三到五年，预计将会有更多头部代工企业投入资源，探索将WSe2等二维材料引入原型芯片研发，加速推动半导体产业向物理尺寸更小、算力密度更高的“后摩尔”时代迈进。